Los científicos del instituto de investigación CEA-Leti están trabajando con tecnologías de integración 3D, que son un enfoque prometedor para diseñar sistemas More than Moore, especialmente en sistemas integrados de radiofrecuencia (RF). Las técnicas de integración 3D permiten que los transistores CMOS de alta densidad coexistan con transistores fabricados con materiales III-V, que pueden alcanzar niveles de potencia y frecuencias inalcanzables con las tecnologías de silicio convencionales. Las posibles aplicaciones incluyen comunicaciones, IoT, dispositivos médicos y sensores automotrices.
CEA-Leti ha publicado cuatro artículos que abordan las investigaciones con tecnologías de integración 3D. Bajo el título ‘Integración híbrida de interconexiones 3D-RF en un transistor de RF HEMT AlGaN/GaN/Si con 2,2 W/mm Psat y 41% PAE a 28 GHz utilizando una técnica de enlace heterogéneo de chiplet robusta y rentable’, los investigadores explican el apilamiento de un transistor de alta movilidad de electrones (HEMT) de AlGaN/GaN/Si en líneas de guía de ondas coplanares (CPW) fabricadas sobre un sustrato rico en trampas de silicio de 200 mm.
Las líneas HEMT y CPW se interconectaron con pilares de cobre (CuPi) mediante una integración heterogénea de chiplets. Gracias a la integración de interconexiones CuPi de baja pérdida de inserción, el transistor HEMT presenta una densidad de potencia de salida de 2,2 W/mm a 10 V y un PAE máximo de 41%.
El documento ‘Primeros circuitos de radiofrecuencia fabricados en el nivel superior de un proceso de integración secuencial 3D completo en mmW para aplicaciones 5G’ se detalla cómo los circuitos de RF compatibles con 5G (30 GHz) se han apilado directamente sobre una computadora digital en funcionamiento. Los circuitos de RF de silicio analógico, fabricados secuencialmente a 500°C sobre una capa de circuito digital con una plataforma industrial FD-SOI de 28 nm, presentaron un rendimiento en línea con los dispositivos FD-SOI estándar de presupuesto térmico.
Procesos innovadores para dispositivos CMOS
Por su parte, el artículo ‘Procesos innovadores para dispositivos Si CMOS con compatibilidad BEOL para aplicaciones analógicas integradas secuenciales 3D más que Moore’, explica cómo desbloquear ‘espectáculos’ de baja temperatura en dispositivos BEOL analógicos versátiles de alto voltaje (>2,5 V, 400°C).
Esta investigación también demostró los dispositivos de silicio monocristalino con una puerta de polietileno compatible con CMOS, gracias al reconocido láser de nanosegundos en régimen de fusión y la activación de dopantes de unión sin difusión a 400°C. Esto preserva el perfil de unión diseñado y cura la pila de compuertas de baja temperatura, logrando rendimientos en línea con la tecnología CMOS analógica planar.
Por último, el cuarto documento aborda un estimulador neuronal adiabático inalámbrico de corriente constante y sin fuente de corriente que logra un factor de eficiencia de estimulación de RF a electrodo mejorado de 5,5 a 27,7 veces.